搜索资源列表
Altera_Device_Package_Information
- Altera 全部型号的FPGA及CPLD的配置指南,做PCB和FPGA开发人员参考较好-Altera all model FPGA and CPLD configuration guide, PCB and FPGA developer to do a better reference
SlaveSerialFPGA
- salve serial 配置XILINX FPGA源代码-slave serial config xilinx fpga
fpga_configurationcode
- 实现单片机对fpga的配置程序代码，希望对大家有用!-scm on the fpga configuration program code and hope for all of us
200901155
- 应用FPGA动态配置技术实现uClinux动态外设-Application of FPGA technology to achieve dynamic configuration Dynamic peripheral uClinux
DSP
- DSP硬件论文集，包含22篇DSP相关论文，caj格式。都是花银子买来的。 DSP与点阵式LCD显示器的接口设计.caj DSP体系结构在提高实时信号处理方面的作用.caj DSP器件的原理及应用.caj DSP在机械设备故障诊断中的应用.caj DSP应用的结构和发展方向.caj DSP技术及其应用讲座(六)──数字通信用数字调制解调器中的DSP技.caj DSP技术及其应用讲座第7讲语音识别及其DSP实现.caj DSP技术及其应用讲座第三讲数字信号处理器的发
PLD_tips
- PLD设计技巧——消除组合逻辑产生的毛刺 PLD设计技巧——采用同步电路设计 PLD设计技巧——提高FLEX器件的系统速度 PLD设计技巧——如何处理内部三态电路 257K PLD设计技巧——多时钟系统设计 314K PLD设计技巧——用单片机配置FPGA PLD设计技巧——如何处理建立/保持(Setup/hold)时间 -PLD design skills- to eliminate glitches generated by PLD combinati
epcs_page_write
- 对FPGA的配置芯片EPCS进行读写操作,由于FPGA内部没有掉电可存储的空间,可肥EPCS当作EEPROM用.-The configuration of the FPGA chip EPCS to read and write operations, there is no power-down may be due to the internal FPGA memory space, EEPROM can be used as a fertilizer EPCS.
TheRealizationofAdaptiveArithmeticCoderWithFPGA.ra
- 本文又用C语言实现了标准的自适应算术编码，拿它与用FPGA实现的改进后的自适应算术编码的仿真结果对比验证了这种改进后编码器编码的正确性。此种结构的编码效率很高，一个时钟编码一个数据比特，时钟频率可以达到50MHZ，占用的硬件资源大约有800个CLB(可配置逻辑模块)。-This thesis realizes the adaptive arithmetic coding which is not improved with C language，compare with the result o
test1
- 利用FPGA对其他芯片配置数据spi方式-Using FPGA configuration data to other chip spi mode
altpllpll
- 用VHDL语言编写的锁相环源代码，可用于配置FPGA，在FPGA中实现ＰＬＬ功能。-VHDL language with PLL source code, can be used to configure the FPGA, PLL function is implemented in the FPGA.
sdram
- 用verilog语言编程实现的SDRAM模块，可用于配置在FPGA中-Verilog language programming with the SDRAM module, can be used to configure the FPGA,
DATA
- ８位输出端口模块，可用于配置在FPGA中，verilog语言编程实现-8-bit output port modules can be used to configure the FPGA in, verilog language programming
MEdia_control_i2c
- 将来自MAC的GMII8B码进行8B/10B编码。FPGA输出10路10B码的数据，如有必要，可配置外挂SDRAM，FPGA还得实现SDRAM控制器，-Will come from the MAC' s GMII8B codes 8B/10B encoding. FPGA output 10 Road 10B code data, if necessary, can be configured to plug SDRAM, FPGA have to realize SDRAM contro
3S50AN_configs
- 经典FPGA芯片3S50AN相关资料，配置文件相关的东西，有用的朋友下吧-Classical FPGA chip 3S50AN information, configuration files related stuff, useful friend, are you
Cyclone_II_FPGA_Minimum_System
- Cyclone II FPGA最小系统电路连接方式。包含JETAG配置和PLL配置-Minimum System Cyclone II FPGA circuit connections. Configuration and PLL configuration contains JETAG
sell
- Verilog 的一个售饮料机自动找零的程序，需要下载到fpga板子上运行，各个引脚的配置都做好了，相当好用-！！
VGA_char_ROM_success
- Verilog HDL语言编写的基于M4K块配置ROM的字符数据存储VGA显示实验代码，引脚分配适用于21EDA的EP2C8Q208开发板, 详细解说请参见特权同学《深入浅出玩转FPGA》视频教程中的《Lesson30：SF-EP1C开发板实验9——基于M4K块配置ROM的字符数据存储VGA显示实验》-experimental code written in Verilog HDL language，ROM configuration based on M4K block for the cha
Zet-1.1.2
- 這是一個開放的執行情況等廣泛使用的IA - 32架構（一般稱為 x86）的。這個項目是很新，但它可以合成一個可配置的設備，如FPGA或CPLD的，或作出一個定制的ASIC。兩個 FPGA板目前支持：賽靈思 ML403和Altera DE1。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 這個項目是很複雜的，是在一個非常早期的發展階段。只有16位的一部分（即該80186分之8086）的支持，看
altera.source
- 本工程用来配置Altea 系列FPGA芯片管教，可以配置stratix II 系列芯片。-This design allows for configuration from multiple pages with either the Stratix PGM pins (remote/local) or the Dipswitch (MPGM pins)as the page select source(non-remote/local). It can configure stratix II
SRAM_16Bit_512K
- FPGA,片外SRAM配置文件，开发板中带的文件-FPGA, off-chip SRAM configuration file,